性能无与伦比的物联网嵌入式芯片即将问世

一款基于瑞士电子与微技巧中间 CSEM (Centre Suisse dElectronique et de Mi cro te chnique——位于瑞士的致力于可持续成长的公益性钻研与技巧组织)以及晶片 制造 商三重 富士通 M IF S (Mie Fujitsu...


当前位置: 主页 > 社会 >

一款基于瑞士电子与微技巧中间 CSEM (Centre Suisse d'Electronique et de Microtechnique——位于瑞士的致力于可持续成长的公益性钻研与技巧组织)以及晶片制造商三重富士通 MIFS (Mie Fujitsu Semiconductor) 最新技巧的 32 位 RISC 节制器,功耗低至 2.5 W/MHz。包括附带全体法度榜样库的工艺设计对象包(PDK)和模拟 IP 单元在内的完备设计系统即将上市。

依托 55 nm CMOS 制程,该 RISC 节制器得以临盆。为此,瑞士电子与微技巧中间以及晶片临盆商三重富士通(MIFS)杀青相助。瑞士电子与微技巧中间引入其多年研发超低功耗 ASIC 的履历,三重富士公则带来节能的 (ELP)DDC 技巧。

这两项技巧的范例结晶是 32 位 RISC 节制器,仅需 2.5 W/MHz 的功耗即可事情,创造了 32 位 RISC 微节制器功耗的最低记载。现已供给完备的工艺设计对象包(PDK)以及一系列硅查验的混杂旌旗灯号 IP。节制器应用 0.5 V 的近阈值电压。低落此电压至关紧张,由于其以几何级数影响功耗。

对利用于物联网领域的节制器来说,尽可能低的功耗十分关键。由于电池应应用寿命较长,同时又要足够小。只有这样才能使得微型传感器节点具备节制器和无线电单元,并能够在较长光阴内自力事情。最好能让电池被能量网络装配所取代或弥补电量。

是以,这样的微型传感器节点被称为“聪明微尘”。瑞士电子与微技巧中间以及三重富士通的新 RISC 处置惩罚器向该愿景更近了一步。瑞士电子与微技巧中间联合与无线系统部副总裁 Alain-Serge Porret 表示:“低电压设计对未来物联网设备至关紧张”。包括附带整个法度榜样库的工艺设计对象包(PDK)和模拟 IP 单元在内的完备设计系统即将上市。

实现低电压值的一个条件是三重富士通研发的 DDC 技巧。因为 对 RDF (随机掺杂颠簸)的免疫,DDC 得当于低电压事情。不过,低电压事情受到历程、温度等颠簸的制约。为了低落这些颠簸,瑞士电子与微技巧中间已经投入一系列设计技巧,并将体偏置根基上的自适应动态频率调节(ADVbbFS)作为最紧张的 IP 之一予以实施。

三重富士通高档副总裁 Keizaburo Yoshie 觉得:“经由过程瑞士电子与微技巧中间的超低功耗技巧与三重富士海宁建筑通的 DDC 处置惩罚技巧的结合,能源使用效率无与伦比的物联网芯片才能被研发出来”。

发表评论
加载中...

相关文章